Podczas grudniowej konferencji IEEE International Electron Devices Meeting w San Francisco prezentacji doczekała się ciekawa koncepcja produkcji mikroelektroniki. Nie chodzi tu o kolejne minimalizowanie tranzystorów, ale o zupełnie nowe podejście do architektury samego chipa.
Gdzie tradycyjne układy tracą energię?
Podstawowy problem współczesnych procesorów jest dość prosty, ale trudny do obejścia. Jednostki obliczeniowe i komórki pamięci umieszczone są obok siebie na tej samej, płaskiej płytce krzemowej. Każda operacja wymaga zatem przesyłania danych na pewną odległość, co generuje opór i w konsekwencji straty energii oraz wydzielanie ciepła odpadowego. Im bardziej złożone obliczenie, tym więcej takich “podróży” musi wykonać sygnał. Rozwiązanie proponowane przez zespół z Massachusetts polega na ucieczce w trzeci wymiar.
Zamiast rozkładać wszystko na płasko, można kluczowe elementy układać pionowo, jeden na drugim, tworząc zwarty stos. Skraca to drogę sygnału niemal do zera i teoretycznie radykalnie redukuje pobór mocy. Sęk w tym, że dotychczasowe techniki produkcji uniemożliwiały takie zabiegi. Wszystko przez fakt, że wysokie temperatury potrzebne do wytworzenia nowej warstwy zniszczyłyby już istniejące, delikatne tranzystory poniżej. W to właśnie uderza najnowsze odkrycie.
Niska temperatura i dwa specjalne materiały jako klucz
Najnowszy przełom, a raczej istotny krok naprzód, udało się osiągnąć dzięki dwóm elementom. Po pierwsze, naukowcy skierowali proces produkcyjny na tylną stronę gotowego już układu, omijając wrażliwe struktury od frontu. Po drugie, i to jest chyba najważniejsze, znaleźli materiał, który da się “hodować” w temperaturze wystarczająco niskiej, by nie uszkodzić dolnych warstw. Tym materiałem jest tlenek indu. Jego warstwę aktywną, grubości zaledwie dwóch nanometrów, można osadzać w temperaturze około 150 stopni Celsjusza. Dla porównania standardowe procesy krzemowe wymagają kilkuset stopni, co dla istniejącego chipa oznaczałoby katastrofę. Pozwoliło to stworzyć na szczycie stosu szybkie tranzystory logiczne.
Drugim filarem konstrukcji jest warstwa pamięci wykonana z ferroelektrycznego tlenku hafnio-cyrkonu. Całość działa przy niższym napięciu roboczym i oferuje imponujące czasy przełączania rzędu 10 nanosekund dla struktur wielkości około 20 nm. Te liczby wyglądają świetnie w publikacji naukowej, ale trzeba pamiętać o długiej i wyboistej drodze od laboratoryjnego prototypu do masowej fabryki. Stabilność takich ultracienkich warstw w milionach egzemplarzy i przez lata użytkowania to zupełnie inna liga wyzwań.
Nie ulega wątpliwości, że kierunek obrany przez naukowców z MIT jest słuszny. Konsumpcja energii przez serwerownie napędzające uczenie maszynowe, generowanie treści czy zaawansowaną analitykę danych jest po prostu niezrównoważona w dłuższej perspektywie. Każda technologia, która obiecuje dziesięciokrotną poprawę efektywności, zasługuje na uwagę i dalsze finansowanie badań.
Przyszłość nowego podejścia
Zespół planuje dalsze prace, a w tym między innymi nad lepszą integracją warstw pamięci i logiki oraz dogłębnym zbadaniem właściwości użytych materiałów. Na horyzoncie widać jednak wiele przeszkód, od skomplikowania i kosztów procesów produkcyjnych po integrację z obecną, wielomiliardową infrastrukturą przemysłu półprzewodnikowego. Nowa metoda to fascynująca obietnica, ale nie rewolucja, która wydarzy się jutro. To raczej jedna z wielu niezbędnych cegiełek, które być może za kilkanaście lat pozwolą nam cieszyć się mocą obliczeniową bez poczucia winy wobec rachunków za prąd i środowiska.